新出版
提供基于
VHDL/Verelog HDL兩個版本
課后實驗例程及配套資料
新版更新中,增加國產(chǎn)FPGA介紹
Intel、紫光同創(chuàng)、XILINX器件
課后VHDL/Verelog HDL
實驗例程
已出版
高專高專新版教材,提供課后實驗和視頻
基于FPGA單片完成的計算機組成原理設(shè)計
提供8位模型機和16位模型機部件和完整CPU實驗
國產(chǎn)紫光同創(chuàng)FPGA開發(fā)板
現(xiàn)代計算機組成原理建設(shè)是計算機硬件課程的當(dāng)務(wù)之急
EDA/SOPC實驗室建設(shè)方案
基于FPGA現(xiàn)代數(shù)字電路實驗室建設(shè)
FPGA綜合創(chuàng)新實驗室
國產(chǎn)FPGA實驗室建設(shè)
動態(tài)配置IO-高效實驗系統(tǒng)
針對KXMS65新系統(tǒng),可免費申請實驗課件
高職電子設(shè)計競賽,由杭州康芯出題,省教委組織,康芯提供競賽平臺,并參加評比等活動
杭州康芯電子榮膺2021年國家高新技術(shù)企業(yè)